DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

06222153 **Image available**

CONSTANT CURRENT CMOS OUTPUT DRIVER CIRCUIT HAVING DUAL GATE TRANSISTOR DEVICE

PUB. NO.:

11-163715 [JP 11163715 A]

PUBLISHED:

June 18, 1999 (19990618)

INVENTOR(s):

TERLETZKI HARTMUND

APPLICANT(s):

SIEMENS AG

APPL. NO.:

10-273680 [JP 98273680]

FILED:

September 28, 1998 (19980928)

PRIORITY:

940862 [US 940862], US (United States of America), September

29, 1997 (19970929)

INTL CLASS:

H03K-019/0175; H03K-017/687

ABSTRACT

PROBLEM TO BE SOLVED: To perform drain current control for constant current use by controlling a current quantity that is provided to a resistive termination load and a current quantity that is provided to a drain transistor of a dual gate nFET device.

SOLUTION: A bias generator 20 generates a bias voltage BLASP, provides the voltage BLASP to a gate terminal of a drain transistor B and substantially controls a current quantity that is provided by a drain transistor 12B of a dual gate p channel electric field effect transistor (pFET) device. Similarly, the generator 20 generates a bias voltage vBLASN, supplies the voltage vBLASN to a gate terminal of a drain transistor 14A and substantially controls a current quantity that is provided to the drain transistor 14A of an nFET device. Furthermore, an output terminal of an output driver circuit 10 is connected to a first terminal of a termination resistor 22 and a 2nd terminal of the resistor 22 is connected to an external reference voltage source VTT.

COPYRIGHT: (C) 1999, JPO

(19)日本国特許庁 (JP)

(n)公開特許公報 (A)

(11)特許出願公開番号

特開平11-163715

(43)公開日 平成11年(1999)6月18日

(51) Int. Cl. 6 H03K 19/0175

17/687

識別記号

FΙ

H03K 19/00

101

17/687

F

審査請求 未請求 請求項の数28 〇L (全15頁)

(21)出願番号

特願平10-273680

(22)出願日

平成10年(1998) 9月28日

(31)優先権主張番号 08/940862

(32)優先日

1997年9月29日

(33)優先権主張国

米国(US)

(71)出願人 390039413

シーメンス アクチエンゲゼルシヤフト SIEMENS AKTIENGESEL

LSCHAFT

ドイツ連邦共和国 D-80333 ミュンヘ

ン ヴィッテルスパッハープラッツ 2

(72)発明者 ハルトムート テルレッツキー

アメリカ合衆国 ニューヨーク プレザン

ト ヴァレー スキッドモア ロード 27


(74)代理人 弁理士 矢野 敏雄 (外2名)

(54) 【発明の名称】デュアルゲートトランジスタデバイスを持つ定電流CMOS出カドライバ回路

(57)【要約】

【課題】 定電流用途のためのドレイン電流制御された CMOS出力ドライバ回路を提供する。

【解決手段】 第1パイアス電圧は、抵抗性終端負荷と 関連した基準電圧の関数であり、そしてデュアルゲート ゲートpFETデバイスのドレイントランジスタによっ て抵抗性終端負荷に提供される電流の量を実質的に制御 する。第2出力端子は、デュアルゲートnFETデバイ スのドレイントランジスタのゲート端子に動作的に結合 し、そしてドレイントランジスタに第2パイアス電圧を 提供する。第2パイアス電圧は抵抗性終端負荷に関連す る基準電圧の関数であり、そして抵抗性終端負荷によっ てデュアルゲートnFETデバイスのドレイントランジ スタに提供される電流の量を実質的に制御する。



1, 1

【特許請求の範囲】

【請求項1】 抵抗性終端負荷に動作的に結合した出力 端子を持つ出力ドライバ回路において、

1 つのソーストランジスタおよび1 つのドレイントラン ジスタを含む1 つのデュアルゲート p F E T デバイスを 含み、

各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子とを有し、

ソーストランジスタのソース端子は電源Vに動作的に結合し、

ソーストランジスタのドレイン端子はドレイントランジ スタのソース端子に動作的に結合し、

ドレイントランジスタのドレイン端子は出カドライバ回 路の出力端子に動作的に結合し、

1 つのソーストランジスタおよび1 つのドレイントラン ジスタを含む1 つのデュアルゲート n F E T デバイスを 含み、

各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子とを有し、

ソーストランジスタのソース端子はグランド電位に動作 20 的に結合し、

ソーストランジスタのドレイン端子はドレイントランジ スタのソース端子に動作的に結合し、

ドレイントランジスタのドレイン端子は出力ドライバ回 路の出力端子に動作的に結合し、

デュアルゲートpFETデバイスのソーストランジスタのゲート端子に動作的に結合し、電源VからデュアルゲートpFETデバイスのソーストランジスタを通って流れる電流をターンオンおよびオフさせる第1スイッチと、

デュアルゲートnFETデバイスのソーストランジスタのゲート端子に動作的に結合し、デュアルゲートnFETデバイスのソーストランジスタを通ってグランド電位に流れる電流をターンオンおよびオフさせる第2スイッチとを含み、

第1出力端子および第2出力端子を持つバイアス発生器 を含み、

第1出力端子はデュアルゲートpFETデバイスのドレイントランジスタのゲート端子に動作的に結合して、ドレイントランジスタに第1パイアス電圧を提供し、

第1パイアス電圧は抵抗性終端負荷と関連した基準電圧の関数であり、デュアルゲートpFETデバイスのドレイントランジスタによって抵抗性終端負荷に提供される電流の量を実質的に制御し、

第2出力端子はデュアルゲートnFETデバイスのドレイントランジスタのゲート端子に動作的に結合して、ドレイントランジスタに第2バイアス電圧を提供し、

第2パイアス電圧は抵抗性終端負荷と関連した基準電圧 の関数であり、抵抗性終端負荷によってデュアルゲート nFFTデバイスのドレイントランジスタに提供される 電流の量を実質的に制御する、ことを特徴とする出力ドライバ回路。

【請求項2】 第1スイッチが1つのスイッチングイン バータを含む、請求項1記載の出力ドライバ回路。

【請求項3】 第2スイッチが1つのスイッチングイン バータを含む、請求項1記載の出力ドライバ回路。

【請求項4】 ソースおよびドレイントランジスタがC MOSトランジスタである、請求項1記載の出力ドライバ回路。

10 【請求項5】 バイアス発生器がさらに第1段を含み、 第1段が、

第1電源に応答し、そして第1段を通して電流が流れる ことを可能とする1つのnFETデバイスと、

抵抗性終端負荷に関連した基準電圧と、そして第1段を 通る電流に応答して、そして基準電圧に関連した変動を 規制する1つのオペアンプと、

規制された基準電圧に応答し、そして第1段を通して電 流が流れることを可能とする1つのpFETデバイス と、

20 第1段を通る電流に応答し、そしてその両端に第1電圧 降下を提供する第1抵抗器と、

第1段を通る電流に応答し、そしてその両端に第2電圧 降下を提供する第2抵抗器とを含む、請求項1記載の出 カドライバ回路。

【請求項6】 pFETデバイスがさらに、ドレイントランジスタに直列に接続された1つのソーストランジスタを含み、

各トランジスタは1つのゲート端子を有し、ソーストランジスタのゲート端子はグランドに接続され、

30 ドレイントランジスタのゲート端子は規制された基準電 圧に接続される、請求項5記載の出力ドライバ回路。

【請求項7】 nFETデバイスがさらに、ドレイントランジスタに直列に接続された1つのソーストランジスタを含み、

各トランジスタは1つのゲート端子を有し、

ソースおよびドレイントランジスタのゲート端子が第1 電源に接続される、請求項5記載の出力ドライバ回路。

【請求項8】 第1電源がバンドギャップ基準電源である、請求項5記載の出力ドライバ回路。

(1) 【請求項9】 バイアス発生器がさらに第2段を含み、 第2段が、

規制された基準電圧に応答し、そして第1段を通して流れる電流に実質的に等価な電流が第2段を通して流れることを可能とする1つのpFETデバイスと、

第1段の第2抵抗器両端の電圧降下および第2段を通る 電流に応答する1つのオペアンプと、

オペアンプおよび内部電源に応答し、そして第2段を通して電流が流れることを可能とする1つのnFETデバイスと、

nFETデバイスのドレイントランジスタに提供される 50 第2段を流れる電流に応答し、そして第1段の第1およ

び第2抵抗器両端の電圧降下の和に実質的に等しい電圧 降下を提供する1つの抵抗器とを含み、

第2オペアンプが第1パイアス電圧を発生する、請求項 5 記載の出カドライバ回路。

【請求項10】 pFETデバイスがさらに、ドレイン トランジスタに直列に接続された1つのソーストランジ スタを含み、

各トランジスタはゲート端子を有し、

ソーストランジスタのゲート端子はグランドに接続さ

ドレイントランジスタのゲート端子が規制された基準電 圧に接続される、請求項9記載の出力ドライバ回路。

nFETデパイスがさらに、ドレイン 【請求項11】 トランジスタに直列に接続された1つのソーストランジ スタを含み、

各トランジスタはゲート端子を有し、

ソーストランジスタのゲート端子が内部電源に接続さ

ドレイントランジスタのゲート端子が第2パイアス電圧 に接続される、請求項9記載の出力ドライバ回路。

【請求項12】 バイアス発生器がさらに第3段を含 み、

第3段が、

第2段オペアンプおよび内部電源に応答し、そして第3 段を通して電流が流れることを可能とする1つのnFE Tデバイスと、

第1段の第1抵抗両端の第1電圧降下および第3段を通 る電流に応答する1つのオペアンプと、

第3段オペアンプに応答し、そして第3段を通して電流 が流れることを可能とする1つのpFETデバイスと、 第3段を通る電流に応答し、そして第1段の第1および 第2抵抗器両端の電圧降下の和に実質的に等価な電圧降 下を提供する1つの抵抗器とを含み、

第3オペアンプが第2パイアス電圧を発生する、請求項 9記載の出カドライバ回路。

【請求項13】 pFETデバイスがさらに、ドレイン トランジスタに直列に接続された1つのソーストランジ スタを含み、

各トランジスタが1つのゲート端子を有し、

ソーストランジスタのゲート端子がグランドに接続さ n.

ドレイントランジスタのゲート端子が第1バイアス電圧 に接続される、請求項12記載の出力ドライバ回路。

nFETデバイスがさらに、ドレイン 【請求項14】 トランジスタに直列に接続された1つのソーストランジ スタを含み、

各トランジスタがゲート端子を有し、

ソーストランジスタのゲート端子が内部電源に接続さ れ、

ドレイントランジスタのゲート端子が第2バイアス電圧 50 ゲートnFETデバイスのドレイントランジスタへの、

に接続される、請求項12記載の出力ドライバ回路。

【請求項15】 抵抗性終端負荷に動作的に結合した出 力端子を持つ出力ドライバ回路において、

1つのソーストランジスタおよび1つのドレイントラン ジスタを含む1つのデュアルゲートpFETデバイスを 含み、

各トランジスタはそれぞれゲート端子、ソース端子およ びドレイン端子を有し、

ソーストランジスタのソース端子は電源Vに動作的に結 10 合し、

ソーストランジスタのドレイン端子はドレイントランジ スタのソース端子に動作的に結合し、

ドレイントランジスタのドレイン端子は出力ドライバ回 路の出力端子に動作的に結合し、

1つのソーストランジスタおよび1つのドレイントラン ジスタを含む1つのデュアルゲートnFETデバイスを 含み、

各トランジスタはそれぞれゲート端子、ソース端子およ びドレイン端子を有し、

20 ソーストランジスタのソース端子はグランド電位に動作 的に結合し、

ソーストランジスタのドレイン端子はドレイントランジ スタのソース端子に動作的に結合し、

ドレイントランジスタのドレイン端子は出力ドライバ回 路の出力端子に動作的に結合し、

第1スイッチを含み、

第1スイッチはデュアルゲートpFETデバイスのドレ イントランジスタのゲート端子に動作的に結合して、デ ュアルゲートpFETデバイスのソーストランジスタか 30 ら流れる電流をターンオンおよびオフさせ、

第2スイッチを含み、

第2スイッチはデュアルゲートnFETデバイスのドレ イントランジスタのゲート端子ら動作的に結合して、デ ュアルゲートnFETデバイスのソーストランジスタに 流れる電流をターンオンおよびオフさせ、

第1出力端子と第2出力端子とを有するバイアス発生器

第1出力端子はデュアルゲート p F E T デバイスのソー ストランジスタのゲート端子に動作的に結合して、ソー 40 ストランジスタに第1パイアス電圧を提供し、

第1パイアス電圧は抵抗性終端負荷と関連する基準電圧 の関数であり、そしてデュアルゲートpFETデバイス のドレイントランジスタへの、そしてそれを通って抵抗 性終端負荷に提供される電流の量を実質的に制御し、

第2出力端子はデュアルゲート n F E T デパイスのソー ストランジスタのゲート端子に動作的に結合して、ソー ストランジスタに第2パイアス電圧を提供し、

第2パイアス電圧は抵抗性終端負荷と関連する基準電圧 の関数であり、そして抵抗性終端負荷によってデュアル

そしてそれを通って提供される電流の量を実質的に制御 する、ことを特徴とする出力ドライバ回路。

【請求項16】 第1スイッチが1つのスイッチングインバータを含む、請求項15記載の出力ドライバ回路。

【請求項17】 第2スイッチが1つのスイッチングインバータを含む、請求項15記載の出力ドライバ回路。

【請求項18】 ソースおよびドレイントランジスタが CMOSトランジスタである、請求項15記載の出力ドライバ回路。

【請求項19】 バイアス発生用装置がさらに、第1段 10 を含み、

第1段が、

第1電源に応答し、そして第1段を通して電流が流れる ことを可能とする1つのnFETデバイスと、

抵抗性終端負荷に関連する基準電圧および第1段を通る 電流に応答し、そして基準電圧に関連する変動を規制す る1つのオペアンプと、

規制された基準電圧に応答し、そして第1段を通して電 流が流れることを可能とする、pFETデバイスと、

第1段を流れる電流に応答し、そしてその両端に第1電 20 含み、 圧降下を提供する第1抵抗器と、 各トラ

第1段を流れる電流に応答し、そしてその両端に第2電 圧降下を提供する第2抵抗器とを含む、請求項15記載 の出力ドライバ回路。

【請求項20】 pFETデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、

各トランジスタがゲート端子を有し、

ドレイントランジスタのゲート端子がグランドに接続され、

ソーストランジスタのゲート端子が規制された基準電圧 に接続されている、請求項19記載の出力ドライバ回 路。

【請求項21】 nFETデバイスがさらに、ドレイントランジスタに直列に接続された1つのソーストランジスタを含み、

各トランジスタはゲート端子を有し、

ソースおよびドレイントランジスタのゲート端子が第1 電源に接続されている、請求項19記載の出力ドライバ 回路。

【請求項22】 第1電源がバンドギャップ基準電源である、請求項19記載の出力ドライバ回路。

【請求項23】 バイアス発生用装置がさらに、第2段を含み、

第2段が、

規制された基準電圧に応答して、そして第1段を通って 流れる電流に実質的に等価な電流が第2段を通して流れ ることを可能とする1つのpFETデバイスと、

第1段の第2抵抗器両端の電圧降下および第2段を通る 電流に応答する1つのオペアンプと、 オペアンプおよび内部電源に応答し、そして第2段を通して電流が流れることを可能とする1つのnFETデバイスと、

第2段を流れる電流に応答し、そして第1段の第1および第2抵抗器両端の電圧降下の和に実質的に等価な電圧 降下を提供する抵抗器とを含み、

第2オペアンプが第1バイアス電圧を発生する、請求項 19記載の出力ドライバ回路。

【請求項24】 pFETデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、

各トランジスタはゲート端子を有し、

ドレイントランジスタのゲート端子はグランドに接続され、

ソーストランジスタのゲート端子が規制された基準電圧 に接続されている、請求項23記載の出力ドライバ回 路。

【請求項25】 nFETデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、

各トランジスタはゲート端子を有し、

ドレイントランジスタのゲート端子が内部電源に接続さ れ

ソーストランジスタのゲート端子が第2パイアス電圧に 接続される、請求項23記載の出力ドライバ回路。

【請求項26】 バイアス発生用装置がさらに、第3段を含み、

第3段が、

第2段オペアンプおよび内部電源に応答し、そして第3 30 段を通して電流が流れることを可能とする1つのnFE Tデバイスと、

第1段の第1抵抗器両端の第1電圧ドロップおよび第3 段を通る電流に応答する1つのオペアンプと、

第3段オペアンプに応答し、第3段を通して電流が流れることを可能とする1つのpFETデバイスと、

第3段を流れる電流に応答し、そして第1段の第1および第2抵抗器両端の電圧降下の和に実質的に等価な電圧 降下を提供する1つの抵抗器とを含み、

第3オペアンプが第2パイアス電圧を発生する、請求項 40 23記載の出力ドライバ回路。

【請求項27】 pFETデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、

各トランジスタはゲート端子を有し、

ドレイントランジスタのゲート端子がグランドに接続され、

ソーストランジスタのゲート端子が第1バイアス電圧に 接続される、請求項26記載の出力ドライバ回路。

【請求項28】 nFETデバイスがさらに、ドレイン 50 トランジスタに直列に接続されたソーストランジスタを

40

含み、

各トランジスタがゲート端子を有し、

ドレイントランジスタのゲート端子が内部電源に接続さ

ソーストランジスタのゲート端子が第2バイアス電圧に 接続される、請求項26記載の出力ドライバ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体デバイス間の データ伝送に、そしてより特定すれば、定電流用途のた 10 めのドレイン電流制御されたCMOS出力ドライバ回路 に関する。

[0002]

【従来の技術】高い周波数でのデータ伝送用途において は、信号反射を避けるため、標準的には伝送ラインおよ び終端抵抗器を用いてデータ伝送が行われている。信号 反射は入力/出力信号に歪みおよび/またはリンギング を生じさせることがある。特に、終端抵抗器は、伝送ラ インの端末のいずれかに、または終端および始端の両方 に設けられる。そのような単数または複数の終端抵抗器 20 の値は固定されていないが、標準的な値は50、60、 75または100オームである。そのような単数または 複数の終端抵抗器はスタブシリーズターミネーテッドロ ジック (SSTL) EIA/JEDEC標準に説明され ているように、グランドに、デバイス電源に、または外 部的に設けられた基準電圧に接続される。

【0003】たとえば、図1はチップA内に設けられ た、そして出力バッファとして考慮される1つのオフチ ップドライバ (OCD) 回路を描いている。OCDの標 準的な用途は、ダイナミックランダムアクセスメモリ

(DRAM) デバイスのような半導体メモリデバイスか ら他のデバイス(レシーバ)への出力データビットを駆 動することである。そのようなOCDは標準的に、デー 夕伝送システムの適切な動作を確実にするため、データ ビットを受け取るデバイスの入力段においてスイングす る特定の電圧が与えられるべきである。そのような特定 の電圧スイングを確実にするため、制御可能な電流ソー ス(pチャンネルトランジスタ)および電流シンク(n チャンネルトランジスタ)を設けることはOCDにとっ て好都合である。そのような場合においては、制御され 40 た電流は終端抵抗器RTの両端に電圧降下を生じさせ、 これが入力回路(レシーバ/チップB)の入力電圧VI Nとして用いられる。

【0004】出力電流制御されたドライバ回路を開発す る試みが行われてきた。たとえば、1996年2月27 日出願の(デス・ロジエルズ他による)米国特許第5, 495, 184号は、高速低電力CMOSポジティブシ フトECL I/Oトランスミッタを開示している。こ のトランスミッタは、4つのCMOSトランジスタのト

ランジスタは、PMOSデバイスであり、そして下部の 2つのトランジスタは、NMOSデバイスである。上部 および下部トランジスタは、ソース電圧電源VSSか、 またはドレイン電圧電源のいずれかから、抵抗性終端負 荷Rtに流れる電流を交互的にターンオンおよびオフす る出力電流スイッチとして機能する。中間の2つのデバ イスは、DC電圧基準に接続されている。このDC電圧 は、精密電流ソースを用いて負荷に供給される、そして 精密電流シンクを用いて負荷から失われる電流の精密な 量を制御する。精密電流ソースおよび電流シンクのため の基準電圧は、バンドギャップ基準源によって制御され る抵抗ラダーおよび電流ソースとして知られる負フィー ドバック回路を用いる。デス・ロジエルズ他のトランス ミッタにおける配置は、ECLレベルのオンチップ基準 を可能とし、そしてプロセス、電圧および温度における 変化に関わりなく、基準電圧および電流の制御を可能と する。内部ECL基準レベル信号VOLおよびVOHは 出力レベルを制御するのに用いられる。オペアンプは、 それぞれのトランジスタを駆動し、電流ソースおよびシ ンクトランジスタのドレインにおける電圧をECL基準 入力VOHおよびVOLに等しくさせる。これらの制御 電圧は、レプリカ段を通精密な電流を発生させ、そして また出力段にも加えられる。基準制御回路における全て のデバイスは、DC電力消費を節減するよう定められ る。しかし、デス・ロジエルズ他のトランスミッタによ って発生されるDC電圧基準は、負荷に供給される、そ して負荷から失われる電流を制御するものであり、抵抗 性終端負荷R t に結合された外部基準電圧を考慮してい ないという不都合がある。結果としてデス・ロジエルズ 30 他による出力ドライバは、種々のデータ伝送標準に適応 する上で厳しく制限される。

[0005]

【発明が解決しようとする課題】抵抗性終端負荷に結合 された外部基準電圧変動を考慮した、定電流用途のため のドレイン電流制御されたCMOS出力ドライバ回路を 提供することが望まれている。

[0006]

【課題を解決するための手段】本発明の課題は、1つの ソーストランジスタおよび1つのドレイントランジスタ を含む1つのデュアルゲートpFETデバイスを含み、 各トランジスタはそれぞれゲート端子、ソース端子およ びドレイン端子とを有し、ソーストランジスタのソース 端子は電源Vに動作的に結合し、ソーストランジスタの ドレイン端子はドレイントランジスタのソース端子に動 作的に結合し、ドレイントランジスタのドレイン端子は 出力ドライバ回路の出力端子に動作的に結合し、1つの ソーストランジスタおよび1つのドレイントランジスタ を含む1つのデュアルゲートnFETデバイスを含み、 各トランジスタはそれぞれゲート端子、ソース端子およ ーテムポール構造を含んでいる。上部2つのCMOSト 50 びドレイン端子とを有し、ソーストランジスタのソース

Q

端子はグランド電位に動作的に結合し、ソーストランジ スタのドレイン端子はドレイントランジスタのソース端 子に動作的に結合し、ドレイントランジスタのドレイン 端子は出カドライバ回路の出力端子に動作的に結合し、 デュアルゲートpFETデバイスのソーストランジスタ のゲート端子に動作的に結合し、電源Vからデュアルゲ ートpFETデバイスのソーストランジスタを通って流 れる電流をターンオンおよびオフさせる第1スイッチ と、デュアルゲートnFETデバイスのソーストランジ スタのゲート端子に動作的に結合し、デュアルゲートn 10 FETデバイスのソーストランジスタを通ってグランド 電位に流れる電流をターンオンおよびオフさせる第2ス イッチとを含み、第1出力端子および第2出力端子を持 **つバイアス発生器を含み、第1出力端子はデュアルゲー** トpFETデバイスのドレイントランジスタのゲート端 子に動作的に結合して、ドレイントランジスタに第1バ イアス電圧を提供し、第1パイアス電圧は抵抗性終端負 荷と関連した基準電圧の関数であり、デュアルゲートp FETデバイスのドレイントランジスタによって抵抗性 終端負荷に提供される電流の量を実質的に制御し、第2 出力端子はデュアルゲートnFETデバイスのドレイン トランジスタのゲート端子に動作的に結合して、ドレイ ントランジスタに第2パイアス電圧を提供し、第2パイ アス電圧は抵抗性終端負荷と関連した基準電圧の関数で あり、抵抗性終端負荷によってデュアルゲートnFET デバイスのドレイントランジスタに提供される電流の量 を実質的に制御するように構成して解決される。

[0007]

【発明の実施の形態】本発明の1つの特色においては、 抵抗性終端負荷に動作的に結合された1つの出力端子を 30 持つ1つの出カドライブ回路は、1つのデュアルゲート pFETデバイスと、1つのデュアルゲートnFETデ パイスと、第1スイッチング装置と、第2スイッチング 装置と、バイアス発生用装置とを含んでいる。デュアル ゲートpFETデバイスは、1つのソーストランジスタ および1つのドレイントランジスタを含み、各トランジ スタはそれぞれ1つのゲート端子、1つのソース端子お よび1つのドレイン端子を有している。ソーストランジ スタのソース端子は、電圧源Vに動作的に結合し、ソー ストランジスタのドレイン端子は、ドレイントランジス 40 タのソース端子に動作的に結合し、ドレイントランジス タのドレイン端子は出力ドライブ回路の出力端子に動作 的に結合している。デュアルゲートnFETデバイス は、1つのソーストランジスタおよび1つのドレイント ランジスタを含んでおり、各トランジスタはそれぞれ1 つのゲート端子、1つのソース端子および1つのドレイ ン端子を有している。ソーストランジスタのソース端子 はグランド電位に動作的に結合し、ソーストランジスタ のドレイン端子はドレイントランジスタのソース端子に 動作的に結合し、ドレイントランジスタのドレイン端子 50

は出力ドライバ回路の出力端子に動作的に結合してい る。第1スイッチング装置は、デュアルゲートpFET デバイスのソーストランジスタのゲート端子に動作的に 結合されて、電圧源VからデュアルゲートpFETデバ イスのソーストランジスタを通って流れる電流をターン オンおよびオフさせる。第2スイッチング装置は、デュ アルゲートnFETデバイスのソーストランジスタのゲ ート端子に動作的に結合されて、デュアルゲートnFE Tデバイスのソーストランジスタを通してグランド電位 に流れる電流をターンオンおよびターンオフさせる。バ イアス発生用装置は、デュアルゲートpFETデバイス のドレイントランジスタのゲート端子に動作的に結合さ れている第1出力端子を有し、そしてドレイントランジ スタに第1バイアス電圧を提供する。第1バイアス電圧 は抵抗性終端負荷に関連した基準電圧の関数であり、そ してデュアルゲートpFETデバイスのドレイントラン ジスタによって抵抗性終端負荷に供給される電流の量を 実質的に制御する。パイアス発生装置はまた、デュアル ゲートnFETデバイスのドレイントランジスタのゲー ト端子に動作的に結合した第2出力端子を有しており、 ドレイントランジスタに第2パイアス電圧を提供する。 第2パイアス電圧は抵抗性終端負荷に関連した基準電圧 の関数であり、そして抵抗性終端負荷によってデュアル ゲートnFETデバイスのドレイントランジスタに提供 される電流の量を実質的に制御する。

【0008】本発明の別の特色においては、抵抗性終端 負荷に動作的に結合された1つの出力端子を持つ1つの 出力ドライバ回路が、1つのデュアルゲートpFETデ バイスと、1つのデュアルゲートnFETデバイスと、 第1スイッチング装置と、第2スイッチング装置と、そ してバイアス発生装置とを含んでいる。デュアルゲート pFETデバイスは、1つのソーストランジスタと1つ のドレイントランジスタとを含み、各トランジスタはそ れぞれ1つのゲート端子、1つのソース端子および1つ のドレイン端子を有している。ソーストランジスタのソ ース端子は、電圧源Vに動作的に結合し、ソーストラン ジスタのドレイン端子はドレイントランジスタのソース 端子に動作的に結合し、ドレイントランジスタのドレイ ン端子は出力ドライバ回路の出力端子に動作的に結合し ている。デュアルゲートnFETデバイスは1つのソー ストランジスタと、1つのドレイントランジスタを含 み、各トランジスタはそれぞれ1つのゲート端子、1つ のソース端子および1つのドレイン端子を有している。 ソーストランジスタのソース端子はグランド電位に動作 的に結合し、ソーストランジスタのドレイン端子はドレ イントランジスタのソース端子に動作的に結合し、ドレ イントランジスタのドレイン端子は出カドライバ回路の 出力端子に動作的に結合している。第1スイッチング装 置はデュアルゲートpFETデバイスのドレイントラン ジスタのゲート端子に動作的に結合して、デュアルゲー

トpFETデバイスのソーストランジスタから流れる電 流をターンオンおよびオフさせる。第2スイッチング装 置は、デュアルゲートnFETデバイスのドレイントラ ンジスタのゲート端子に動作的に結合して、デュアルゲ ートnFETデバイスのソーストランジスタに流れる電 流をターンオンおよびオフさせる。パイアス発生装置 は、デュアルゲートpFETデバイスのソーストランジ スタのゲート端子に動作的に結合している第1出力端子 を有し、そしてソーストランジスタに第1バイアス電圧 を提供する。第1バイアス電圧は、抵抗性終端負荷に関 10 連する基準電圧の関数であり、そしてデュアルゲートp FETデバイスのドレイントランジスタを通して抵抗性 終端負荷に提供される電流の量を実質的に制御する。バ イアス発生装置はまた、デュアルゲートnFETデバイ スのソーストランジスタのゲート端子に動作的に結合し ている第2出力端子を有し、そしてソーストランジスタ に第2バイアス電圧を提供する。第2バイアス電圧は抵 抗性終端負荷に関連する基準電圧の関数であり、そして 抵抗性終端負荷によって提供され、デュアルゲートnF ETデバイスのドレイントランジスタを通る電流の量を 20 実質的に制御する。

【0009】本発明の出力ドライバ回路によって供給され、そして失われる電流の量を実質的に制御するために用いられるパイアス電圧を発生するため、バイアス電圧発生器がカレントミラー回路装置および多段回路装置を含むのが好都合であることは明らかである。出力ドライバ回路の望ましい実施例と同様、そのようなバイアス発生装置の望ましい実施例も本明細中に詳細に説明される。

【0010】都合良いことに、本発明は(半導体メモリ 30 デバイス内のオフチップドライバ、OCDとして利用することが好都合な)定電流用途のためのドレイン電流制御されるCMOS出力ドライバ回路を提供する。ここにおいては、たとえばSSTL_2、SSTL_3、HSTL、ECLにおいて外部抵抗性終端負荷が用いられる。(デュアルゲートpFETデバイスによって供給される)プルアップパスおよび(デュアルゲートnFETデバイスによって失われる)プルダウンパスにおけるドレイン電流は、それぞれ本発明の回路によって発生されるゲートバイアス電圧によって制御される。これは外部 40 終端基準電圧を都合良く考慮に入れている。

【0011】本発明のこれらの、そして他の目的、特色および利点は本発明の説明的な実施例の以下の詳細な説明から明らかとなるであろう。それらは添付図面とともに読まれるべきものである。

[0012]

【実施例】最初に図2を参照すると、抵抗性終端負荷に 定ドレイン電流制御を提供するための本発明による出力 ドライバ回路の第1の実施例が描かれている。本発明の 出力ドライバ回路は、例えばDRAMデバイスのよう

な、半導体メモリデバイスにおけるオフチップドライバ (OCD) として使用するのに好都合であるが、しか し、本発明はそれに限定されることなく、そしてそのよ うな独特の出カドライバ回路は、当業技術者によって意 図される他の種々のデータ伝送用途においても用いるこ とができるということは明らかである。述語「チップ」 および「外部」を描いている図2における破線は、出力 ドライバ回路がチップまたは半導体デバイスの1部とし て形成され、そこからデータが駆動されるということを 表すことを意図している。破線の外側のコンポーネント はこのため、チップの外側にあり、そして本発明の出力 ドライバ回路の範囲外である。明確に言えば、出力ドラ イバ回路10は、出力ドライバ回路のプルアップパスを 形成する1つのデュアルゲートpチャンネル電界効果ト ランジスタ (pFET) デバイス12を含んでいる。デ ュアルゲートpFETデバイス12自体は、ソーストラ ンジスタ12Aおよびドレイントランジスタ12Bを含 んでおり、各々は、1つのソース端子(S)、1つのゲ ート端子(G) および1つのドレイン端子(D) を有し ている。ソーストランジスタ12Aのソース端子は、外 部的にチップに提供される電圧源V(すなわちチップ電 源) に接続されている。ドレイントランジスタ12Bの ドレイン端子は、出力ドライバ回路10の出力端子に接 続される。

【0013】出力ドライバ回路はまた、出力ドライバ回路のプルダウンパスを形成するデュアルゲートnチャンネル電界効果トランジスタ (nFET) デバイス14をも含んでいる。デュアルゲートnFETデバイス14自体は、1つのドレイントランジスタ14Aと1つのソーストランジスタ14Bとを含んでおり、各々は1つのソース端子(S)、1つのゲート端子(G) および1つのドレイン端子(D) を有している。ソーストランジスタ14Bのソース端子は、グランド電位に接続されている。さらに、ソーストランジスタ14Bのドレイン端子は、ドレイントランジスタ14Aのソース端子に接続されている。ドレイントランジスタ14Aのドレイン端子は、出力ドライバ回路10の出力端子に接続されている。

【0014】pFETデバイスのソーストランジスタ1402Aのゲート端子は、スイッチングインバータ16の出力端子に接続され、nFETデバイスのソーストランジスタ14Bのゲート端子はスイッチングインバータ18の出力端子に接続されている。pチャンネル入力信号IN_Pに応答して、スイッチングデバイス16は、ソーストランジスタ12Aをターンオンおよびオフさせるのに用いられ、それによって電圧源VからデュアルゲートpFETデバイスのソーストランジスタ12Aを通って流れる電流をターンオンおよびオフさせる。同様に、nチャンネル入力信号IN_Nに応答して、スイッチングデバイス18は、ソーストランジスタ14Bをターンオ

ンおよびオフさせるのに用いられ、それによってデュアルゲート n F E T デバイスのソーストランジスタ 1 4 B を通るグランド電位へ流れる電流をターンオンおよびオフさせる.

【0015】pFETデバイスのドレイン端子12Bのゲート端子は、バイアス発生器20の第1出力端子に接続される。以下に詳細に説明されるように、バイアス発生器20は、バイアス電圧vBLASPを発生し、そしてvBLASPをドレイントランジスタBのゲート端子に提供して、pFETデバイスのドレイントランジスタ12Bによって提供される電流の量を実質的に制御する。同様に、nFETデバイスのドレイン端子14Aのゲート端子は、バイアス発生器20の第2出力端子に接続される。バイアス発生器20は、以下に詳細に説明されるようにバイアス電圧vBLASNを発生し、そしてvBLASNをドレイントランジスタ14Aに提供される電流の量を実質的に制御する。

【0016】ドレイントランジスタ12Bおよび14Aのドレイン端子の接合において形成される出力ドライバ回路10の出力端子は終端抵抗器22の第1端子に接続され、一方終点抵抗器22の第2端子は、外部基準電圧源VTTに接続される。出力ドライバ回路10の出力端子もまた回路10からデータを受け取る(示されていない)デバイスの入力にも接続される。コンポーネント間のそのような望ましい接続性が与えられるときの、出力ドライバ回路10の動作が説明される。

【0017】内部(チップ)電源電圧および外部基準電 圧がある許容範囲内で同時に変化するときにも、本発明 の出力ドライバ回路はPFETプルアップパスおよびn FETプルダウンパスの両方に定電流を供給する。トラ ンジスタ12A、12B、14Aおよび14B(および 本明細で開示させる他の全てのトランジスタ)のよう な、CMOSトランジスタドレイン電流は、実質的にゲ ート対ソース電圧によって制御されることは明らかであ る。こうして、本発明に従ってゲート電圧(たとえばv BLASP、VBLASN)を発生させ、そしてそれぞ れそのような電圧をドレイントランジスタ(または別の 実施例において説明されるようにソーストランジスタ) もゲート端子に加えることにより、各パス(プルアップ 40 およびプルダウン)のドレイン電流が都合良く制御さ れ、その結果一定電流がそこに提供される。この特定の 実施例においては、ソーストランジスタは、プルアップ およびプルダウンパスを効果的にイネーブルし、そして ディスエーブルするのに用いられる。(しかし、別の実 施例においては、後に説明されるようにドレイントラン ジスタがこの機能を提供する)。

【0018】例として、終端抵抗器22は、50オーム の値を持つように描かれている。終端抵抗器の値は、出 カドライバ回路によって供給される/失われるべき電流 50

に、そしてレシーバの入力電圧に相当して選択される。こうして、図2に示される例に従えば、1つの50オーム終端抵抗器が出力ドライバ回路の出力端子において約8ミリアンペア(mA)の一定電流を生じさせる結果となり、こうして、レシーバへの入力において、約±400ミリボルト(mV)の電圧降下が生じさせる。この例においては、±400mVは、レシーバによって必要とされる入力電圧である。

【0019】このようにして、信号IN_Pが論理ハイ(約5ボルト)であり、信号IN_Nもまた論理ハイであるとき、スイッチングインバータ16は、論理ロー(約0ボルト)を出力し、これはソーストランジスタ12Aをターンオンさせ、pFETプルアップパスをイネーブルとし、一方スイッチングインバータ18は論理ローを出力し、これはソーストランジスタ14Bをターンオフさせ、nFETプルダウンパスをディスエーブルとする。プルアップパスがイネーブルされ、そしてプルダウンパスがディスエーブルされると、トランジスタ12Bのゲート端子へのvBLASPの印加はプルアップパスによって供給されるべき望ましいドレイン電流(たとえば約8mA)を生じさせる。

【0020】反対に、信号IN_Nが論理ローであり、そして信号IN_Pもまた論理ローであるとき、スイッチングインバーター18は論理ハイを出力し、これはソーストランジスタ14Bをターンオンさせ、nFETプルダウンパスをイネーブルとし、一方スイッチングインバータ16は論理ハイを出力し、これはソーストランジスタ12AをターンオフさせてpFETプルアップパスをディスエーブルとする。プルダウンパスがイネーブルされ、そしてプルアップパスがディスエーブルであるため、トランジスタ14Aのゲート端子へのvBLASNへの印加はブルダウンパスによって失われるべき望ましいドレイン電流(例えば8mA)を生じさせる。

【0021】図3を参照すると、バイアス電圧(VBLASPおよびVBLASN)を発生するためのバイアス発生器20の第1実施例が示されている。後に説明されるように、バイアス発生器20は、3つの相互接続された段によって都合良く形成されていることは明らかである。VBLASPおよびVBLASNを発生させるために、バイアス発生器回路に加えられる電圧は、VINTとして表されている内部電源電圧、CMNとして示されているバンドギャップ基準電圧および外部終端抵抗器22(図2)の基準電圧(VTT)である。後に説明されるように、CMN(バンドギャップ基準)は、外部基準電圧の関数としてバイアス発生器回路の第1段を通して流れる保証電流である高度に精密な一定基準電圧であることが理解されるべきである。

【0022】 こうして、第1段は、ドレイントランジス タP1Bに直列に接続されたソーストランジスタP1A からなるデュアルゲートpFETトランジスタデバイス

で形成されている。デュアルゲートpFETデバイスP 1A/P1Bは、電源V(すなわちトランジスタ12A (図2) に接続されている電圧源と同じ) と抵抗器R1 との間に直列的に接続されている。抵抗器R1は、直列 的に抵抗器R2に接続されている。第1段はまた、ドレ イントランジスタN1Aに直列に接続されたソーストラ ンジスタN1BからなるデュアルゲートnFETトラン ジスタデバイスをも含んでいる。デュアルゲートnFE TデバイスN1A/N1Bは、グランドと抵抗器R2と の間に直列に接続されている。第1段はまた、抵抗器R 10 1とR2との間の接合点に接続された反転端子およびV TTに接続された非反転端子とを持つ第1オペアンプ I VTTをも含んでいる。第1オペアンプIVTTの出力 端子は、ドレイントランジスタP1Bのゲート端子に接 続される。ソーストランジスタP1Aのゲート端子はグ ランドに接続される。ソーストランジスタN1Bおよび ドレイントランジスタN1Aの両方のゲート端子は、C MNに接続される。

【0023】第1段におけるpFETデバイスP1A/ P1Bに類似して、第2段は、ドレイントランジスタP 20 2 Bに直列に接続されたソーストランジスタ P 2 A から なるデュアルゲートpFETトランジスタデバイスを含 んでいる。デュアルゲートpFETデバイスP2A/P 2 Bは、電圧源 V と抵抗器 R 3 との間に直列に接続され る。第2段はまた、ドレイントランジスタN2Aに直列 に接続されたソーストランジスタN2Bからなるデュア ルゲートnFETトランジスタデバイスをも含んでい る。デュアルゲートnFETデバイスN2A/N2B は、グランドと抵抗器R3との間に直列に接続される。 第2段はまた、抵抗器R3と、nFETデバイスN2A /N2Bとの間の接合点に接続された反転端子、および 抵抗器R2とnFETデパイスN1A/N1B (第1 段) との間の接合部に接続された非反転端子とを有する 第2オペアンプINをも含んでいる。第2オペアンプI Nの出力端子は、ドレイントランジスタN2Aのゲート 端子に接続される。ソーストランジスタN2Bのゲート 端子は、内部電圧電源VINTに接続される。電圧VI NTが電圧Vより小さいか、または等しいことが望まし いのは明らかである。pFETソーストランジスタP2 Aのゲート端子は、グランドに接続され、一方P2Bの ゲート端子は第1オペアンプIVTTの出力端子に接続 される。後に説明されるように、第2オペアンプINの 出力端子はまた、出力ドライバ回路のプルダウンパスに パイアス電圧vBLASNを提供する。

【0024】第3段は、ドレイントランジスタP3Bに 直列に接続されたソーストランジスタP3Aからなるデ ュアルゲートpFETトランジスタデバイスを含んでい る。デュアルゲートpFETデバイスP3A/P3B は、電圧源Vと抵抗器R4との間に直列に接続される。 第3段もまた、nFETデバイスN2A/N2B(第2 50

段) と類似して、ドレイントランジスタN3Aに直列に 接続されたソーストランジスタN3Bからなるデュアル ゲートn F E T デバイスをも含んでいる。 デュアルゲー トnFETデパイスN3A/N3Bは、グランドと抵抗 器R4との間に直列に接続される。第3段はまた、抵抗 器R4とpFETデパイスP3A/P3Bとの間の接合 点に接続される反転端子と、そして抵抗器R1とpFE TデバイスP1A/P1B(第1段)との間の接合点に 接続される非反転端子とを有する第3オペアンプIPを も含んでいる。第3オペアンプIPの出力端子は、ドレ イントランジスタP3Bのゲート端子に接続される。ソ ーストランジスタP3Aのゲート端子はグランドに接続 される。nFETソーストランジスタN3Bのゲート端 子は、VINTに接続され、一方N3Aのゲート端子は 第2オペアンプINの出力端子に接続される。後に説明 されるように、第3オペアンプIPの出力端子もまた出 カドライバ回路のプルアップパスにバイアス電圧vBL ASPを提供する。3段におけるコンポーネント間のそ のような望ましい接続性が与えられたので、バイアス発 生器20の動作が説明される。

【0025】nFETデパイスN1A/N1Bへの電圧 CMNの提供は、第1段を通して流れる、たとえば10 0マイクロアンペア (μΑ) の、電流を生じさせる。第 1段を通る電流は、抵抗器R1およびR2の両端に電圧 降下を生じさせる。抵抗器R1およびR2の値は外部終 端抵抗器22(図2)に相当するように選択されるのは 明らかである。すなわち、終端抵抗器22が50オーム であることが望ましい、そして出力ドライバ回路によっ て供給または失われるべき電流が約8mAである以前の 例を参照し、そして第1段を通る電流が約100μΑと 仮定すれば、R1およびR2の値は4Kオームとなるよ う選択するのが望ましい。こうして、(レシーバの入力 電圧要求を満足させるために)50オーム終端抵抗器両 端に約400mVの電圧降下が要求されていると仮定す れば、約400mVの相当する電圧が各抵抗器R1およ びR2それぞれの両端に要求される。R1両端の電圧降 下は、PREFとして示され、一方、R2両端の電圧降 下は、NREFとして示されている。

【0026】ドレイントランジスタP1BおよびP2Bのゲート端子に提供される前にVTTを規制するために、R1およびR2の間の電圧、すなわちCVTT、とともに、終端抵抗器22の外部基準電圧である電圧VTTがオペアンプIVTTに提供される。このことは、外部基準電圧VTTにおけるいかなる変化もオペアンプIVTTによって保証され、IVTTは規制されたVTT電圧、すなわちVTTRegを出力する。電圧VTTRegは、ドレイントランジスタP1B(第1段)およびP2B(第2段)のゲート端子の両方に提供され、電流がバイアス発生器回路のそれぞれの段を通って流れることを可能とする。デュアルゲートpFETデバイスP1

A/P1BおよびデュアルゲートpFETデバイスP2A/P2Bがカレントミラー回路を形成し、P1A/P1Bデバイスを通って流れる、たとえば $100\mu A$ の同じ電流がP2A/P2Bデバイスを通って流れることが 理解される。

【0027】各トランジスタがそれと関連する(幅/長さ比として示される)チャンネル幅およびチャンネル長さを有していることは明らかである。測定の単位は示されていないが、マイクロメータ(μ m)であることが望ましい。トランジスタのそのような特性は実質的にトランジスタの容量を決定する。こうして、P2A/P2Bデバイスに関してP1A/P1Bデバイスがミラーとなるためには、それらの幅/長さ比が実質的に等しく、たとえば40/1、となるように選択される。

【0028】さらに、電圧NRef(例えばVTT-4 00mV) は、R3とデュアルゲートnFETデバイス N2A/N2Bとの間の接合点における電圧、すなわち TN、と共にオペアンプINに提供される。そのような 入力に応答して、オペアンプINはnチャンネルバイア ス電圧 v B L A S N を発生し、この電圧は出力ドライバ 20 回路のドレイントランジスタ14A(図2)に提供され る。加えて、オペアンプINの出力はドレイントランジ スタN2AおよびN3Aのゲート端子に提供される。デ ュアルゲートnFETデバイスN2A/N2Bおよびデ ュアルゲートnFETデバイスN3A/N3Bは、カレ ントミラー回路を形成し、N2A/N2Bデバイスを通 って流れるのと同じ電流、たとえば100 µA、がN3 A/N3Bデバイスを通って流れる。こうして、N3A **/N3BデバイスがN2A/N2Bデバイスをミラーす** るために、それらの幅/長さ比は実質的に等しく、たと 30 えば2/0.4、となるように選択される。

【0029】しかし、N2A/N2Bデバイス(および N3A/N3Bデバイス)のチャンネル幅/長さ比が、 出力ドライバ回路のデュアルゲートnFETデバイス1 4のチャンネル幅/長さ比に相当するよう選択されるこ とに注目することは重要である。すなわち、各トランジ スタ(ソースおよびドレイントランジスタの両方)のチ ャンネル長さが実質的に他トランジスタと等しく、例え ば0.4、なるように選択される。しかし、トランジス タN2A、N3A、N2BおよびN3Bのチャンネル幅 40 は、トランジスタ14Aおよび14Bのチャンネル幅に 比例するように選択され、この比例はデバイスを流れる それぞれの電流の間に望まれる比例に等しくなる。その 結果、nFETデバイス14によって失われるべき電流 が約8mAであり、そして各トランジスタ14Aおよび 14日に関するチャンネル幅が160であるように選択 され、そしてN2A/N2Bデバイス(そして、N3A /N3Bデバイス)を通って流れる電流が約100μA であると仮定すれば、N2A/N2BおよびN3A/N 3 Bデバイスのトランジスタのチャンネル幅は2(すな

わち160/2=80、そして $80\times100\mu$ A=8mA) となるよう選択される。

【0030】さらにまた、電圧PRef(たとえばVTT÷400mV)がR4とデュアルゲートpFETデバイスP3A/P3Bの間の接合部における電圧、すなわちTPとともにオペアンプIPに提供される。そのような入力に応答して、オペアンプIPは、pチャンネルバイアス電圧vBLASPを発生し、この電圧は出力ドライバ回路のドレイントランジスタ12B(図2)に提供される。加えて、オペアンプIPの出力は、ドレイントランジスタP3Bのゲートターミナルに提供される。

【0031】デュアルゲートnFETデバイス14に対 するN2A/N2BおよびN3A/N3Bデバイスのチ ャンネル幅/長さ比の対応と同様に、P3A/P3Bデ バイスのチャンネル幅/長さ比は出力ドライバ回路のデ ュアルゲートpFETデバイス12のそれに対応する。 こうして、(ソースおよびドレイントランジスタ両方 の) 各トランジスタのチャンネル長さが実質的にトラン ジスタの間で例えば0.5に等しくなるように選択さ れ、一方トランジスタP3AおよびP3Bのチャンネル 幅はトランジスタ12Aおよび12Bのチャンネル幅に 比例するように選択され、この比例はデバイスを通って 流れるそれぞれの電流の間に必要な比例に等しくされ る。結果として、pFETデバイス12によって失われ る電流が約8mAであり、そして各トランジスタ12A および12日に関するチャンネル幅が400となるよう 選択され、そしてP3A/P3Bデバイスを通って流れ る電流が約100μAであると仮定すれば、P3A/P 3 Bデバイスのトランジスタのチャンネル幅は5(すな わち、400/5は80に等しく、そして80×100 $\mu A = 8 mA$) となるように選択される。

【0032】抵抗器R3およびR4は、パイアス発生器 回路の第2および第3段においてそれぞれ設けられ、各 段においてnチャンネルおよびpチャンネルトランジス タのソースおよびドレインにおける電圧降下を提供す る。この電圧降下は第1段における抵抗器R1およびR 2の直列組み合わせによって提供される電圧降下と等し くなる。こうして、R1およびR2が各々4Kオーム (こうして8Kオームの直列組み合わせとなる) であ り、R3およびR4が各々8Kオームであることが好都 合であるように選択されたと仮定する。しかも、図2に 関して説明された信号IN_PおよびIN_N には、 VINTが提供されていることに注目するのは重要であ る。もし、VINTがVよりも小さければ、12Aのゲ ートにおいてハイ(V)を確実とするため、インパータ 16の代わりに、トランジスタ12Aの入力をゲートす る1つのレベルシフタが必要である。もし、VがVIN Tに等しければ、インバータ16の電源はVまたはVI NTに接続されることができる。しかし、上で指摘した ように、もしVがVINTよりも高ければ、インパータ

16はV(または用いられているレベルシフタ)に接続されねばならず、そうでなければトランジスタ12Aは適切にターンオフできない。インバータ18はVまたはVINTに接続されることができる。パイアス電圧VBLASNは完全な定電圧ではないことに注目すべきである。すなわち、VBLASNは、外部基準電圧VTTとともに、そしてプロセス許容範囲内および温度とともに変化する。パイアス電圧VBLASPはまた、それら要素の関数として変化し、さらに加えて出カドライバ回路が形成されているチップの電源電圧Vトランジスタ共に10変化する。

【0033】図4を参照すると、バイアス発生器20の別の実施例が示されている。バイアス発生器20には、実質的に図3のバイアス発生器20に類似であり、単なる例外はデュアルゲートトランジスタデバイスP1A/P1B、P2A/P2BおよびN1A/N1Bが単独のトランジスタデバイスP1、P2およびN1によってそれぞれ置換されていることである。特に、電源Vが内部電源VINTよりも高く、内部回路がそのようなトランジスタ両端の電圧を分割/分配するときには、デュアル20ゲートトランジスタP1A/P1B、P2A/P2BおよびN1A/N1Bの使用が望ましい。その他の点では、バイアス20 は、図3に関連して説明されたバイアス発生器20と全く同じように動作する。

【0034】上の実施例は、約50オームの終端抵抗器22に関連して本発明の出力ドライバによって約8mAが供給され、そして失われるという動作を説明していることは明らかである。しかし、終端抵抗器が約25オームであり、そして出力ドライバ回路が約16mAを供給し、そして失わせるものであるならば、トランジスタ12Aおよび14Bのチャンネル幅は異なってくる。こうして、バイアス発生器回路において前に説明されたトランジスタに関する比例を維持するためには、トランジスタ12Aおよび14Bのチャンネル幅は800とされ、そしてトランジスタ14Aおよび14Bのチャンネル幅は320となスタ14Aおよび14Bのチャンネル幅は320となス

【0035】50オーム終端(8mA)に関する本発明の出力ドライバ回路10の、プルアップパス(曲線A)およびプルダウンパス(曲線B)の両方に関する出力電 40流の例のグラフ的な表現が図5-Aに、そして25オーム終端(16mA)に関するものが図5-Bに示されている。図5-Aの電流曲線は、本発明の出力ドライバ回路によって約8mAの電流が交互に供給され、そして失われることが望ましい本明細で説明された例を描いている。16mAに関する類似の例が図5-Bに示されている。図6を参照すると、抵抗性終端負荷に一定のドレイン電流制御を提供するための本発明による出力ドライバ回路の第2の実施例が描かれている。ここでもまた、本発明のそのような出力ドライバ回路は例えばDRAMデ 50

バイスのような半導体メモリデバイス内のオフチップドライバ (OCD) として使用されることが望ましい。出カドライバ回路110は、実質的に出カドライバ回路10(図2)に類似であり、そしてそのため、図6におけるコンポーネントに関するすべての参照番号図2における類似コンポーネントに関する参照番号と同様であり、それらは100だけ増加されている。

【0036】出力ドライバ回路110と出力ドライバ回 路10との間の主要な差異は、デュアルゲートpFET およびnFETデバイスのそれぞれのドレインおよびソ ーストランジスタによって実行されている機能が変更さ れていることである。すなわち、 (pFETデバイス1 12の) ソーストランジスタ112Aおよび (nFET デバイス114の) 114 Bがそれぞれスイッチングイ ンバータに接続されてプルアップおよびプルダウンパス をイネーブルおよびディスエーブルする代わりに、そし て(pFETデバイス112の)ドレイントランジスタ 112Bおよび (nFETデバイス114の) 114A がパイアス発生器に接続される代わりに、回路110に おけるソーストランジスタ112Aおよび114Bはバ イアス発生器120に接続され、一方ドレイントランジ スタ112Bおよび114Aはそれぞれスイッチングイ ンバータ116および118に接続される。その結果、 回路110におけるドレイントランジスタは、パスイネ ープル/ディスエーブル機能を実行し、そしてソースト ランジスタは、定電流制御機能を実行する。そうした別 の配置は、回路10と類似の機能結果を提供しながら、 しかも出力ドライバ回路のハイインピーダンス状態に出 カドライバ回路の入力容量を改善することは明らかであ る。換言すれば、(プルアップおよびプルダウン出カト ランジスタの両方がターンオフである)ハイインピーダ ンスにおいては、出力ドライバ回路は出力ノードにおい てある容量を有している。 容量の量は拡散エリア (トラ ンジスタ12および14のジャンクション) および出力 トランジスタのゲートに向かうエリアに依存する。図2 における配置は、スイッチングトランジスタがデュアル ゲートトランジスタのソース側にあり、そして(vBL ASPおよびvBLASNに接続された)ドレイントラ ンジスタがターンオンするものである。(「レシーバ へ」と示されている) 出力ノードにおける接合部および ゲートエリアは比較的ハイであり、そしてそれに関連す る容量もそのようである。しかし、図6の配置において は、デュアルゲートトランジスタデバイスの両方のドレ イントランジスタがハイインピーダンス状態においては ターンオフされており、そして出力ノードにおける接合 エリアは両方のトランジスタのドレインに制限されてい るため、ゲートエリアはより小さくされる。結果とし て、回路110の出力ノードにおける容量は、回路10 の出力における容量よりも比較的小さくなる。それでも なお、終端抵抗器122に関して50オームの同じ終点

抵抗を仮定し、そして(示されていない)レシーパの入 力電圧が約±400mVであると仮定すれば、プルアッ プパス (pFETデバイス112) は約8mAを都合良 く供給し、そしてプルダウンパス (nFETデバイス1 14) は約8mAを都合良く失う。

【0037】図7は、パイアス発生器120の望ましい 形態の詳細を描いている。パイアス発生器120もま た、実質的にバイアス発生器20(図3)と明らかに類 似であるが、デバイス112および114のドレインお よびソーストランジスタのそれぞれの機能に類似するも 10 のは、回路10のデバイス12および14に比較して変 更されており、各ソースおよびドレイントランジスタ機 能は、バイアス発生器120内のpFETおよびnFE Tデバイスの中で交換されている。実際、バイアス発生 器120内で用いられている参照番号および電圧名称 は、パイアス発生器20において用いられたそれらと同 じである。バイアス発生器120によれば、第1オペア ンプIVTTの出力端子はP1AおよびP2Aのそれぞ れのゲート端子に接続され、一方P2BおよびP1Bの それぞれのゲート端子はグランドに接続される。さらに 20 バイアス発生器120においては、第2オペアンプIN の出力端子はN2BおよびN3Bのそれぞれのゲート端 子に接続され、一方N2AおよびN3Aのそれぞれのゲ ート端子はVINTに接続される。さらに、第3オペア ンプIPの出力端子はP3Aのゲート端子に接続され、 一方P3Bのゲート端子はグランドに接続される。その 他の点では、VBLASPおよびVBLASNはパイア ス発生器20に関して上で説明されたと全く同様の方法 で発生される。

【0038】図8を参照すると、パイアス発生器回路2 0 (図3)とパイアス発生器回路20'(図4)との間 の関係と類似して、別のバイアス発生器回路120'は 実質的にパイアス発生器回路120に類似しており、回 路20および20'に関して上で説明されたと同じ理由 で、単独トランジスタP1、P2およびN1それぞれが デュアルゲートトランジスタデバイスP1A/P1B、 P2A/P2B、およびN1A/N1Bを置換している ことが例外である。こうして、回路120'の出力は、 回路120のそれと全く同じである。

【0039】図5-Aおよび図5-Bと類似して、本発 40 Rt 抵抗性終端負荷 明の出カドライバ回路110のプルアップパス(曲線

A) およびプルダウンパス(曲線B)の両方に関する出 力電流の例のグラフ的な表現が図9-Aおよび図9-B に示されている。図9-Aにおける電流曲線は、本発明 の出力ドライバ回路によって約8mAの電流(50オー ム終端)が交互的に供給され、そして失われることが望 ましい、本明細に説明された例を描いており、一方図9 -Bにおける電流曲線は16mA(25オーム終端)の 例を描いている。

【図面の簡単な説明】

【図1】外部終端抵抗器を用いる一般的な高い周波数の アプリケーションデータ伝送装置の図である。

【図2】本発明の出力ドライバ回路の1つの実施例の回 路図である。

【図3】本発明の出力ドライバ回路のバイアス発生器の 1つの実施例の回路図である。

【図4】図3に示される出力ドライバ回路の別の実施例 の回路図である。

【図5】本発明の出力ドライバ回路の出力電流のグラフ 的な表現を描いた図である。

【図6】本発明の出力ドライバ回路の別の実施例の回路 図である。


【図7】本発明の出力ドライバ回路のパイアス発生器の 別の実施例の回路図である。

【図8】図7に示される出カドライバ回路の別の実施例 の回路図である。


【図9】本発明の出力ドライバ回路の出力電流のグラフ 的な表現を描いた図である。


【符号の説明】


- 10 出カドライバ回路
- 12 pFET
 - 14 nFET
- 16, 18 スイッチングインパータ
- 20 パイアス発生器
- 22 終端抵抗器
- 110 出カドライバ回路
- 112 pFET
- 114 nFET
- 116 スイッチングインバータ
- 120 パイアス発生器
- VSS ソース電圧電源



【図5】







[図9]

